

(54) MOTION COMPENSATION DEVICE AND CODER USING THE DEVICE

(11) 6-153185 (A) (43) 31.5.1994 (19) JP


(21) Appl. No. 4-297377 (22) 6.11.1992

(71) TOSHIBA CORP(1) (72) TERUO ITAMI

(51) Int. Cl.⁵. H04N7/137, H03M7/30

PURPOSE: To reduce a motion compensation error even when a picture is extended or reduced.

CONSTITUTION: Reproduction picture data of a preceding frame from a frame memory 11 are given to a thinning circuit 31 and an interpolation circuit 32, reduced or magnified and the result is respectively given to motion compensation circuits 29,30. Thus, the reproduction picture of a preceding frame is converted into a size corresponding to a picture of a current frame. Motion vector detection circuits 27, 28 obtain a motion vector from picture data of a preceding frame and picture data of a current frame reduced or magnified respectively by a thinning circuit 25 and an interpolation circuit 26. The motion compensation circuits 29,30 use a motion vector from the motion vector detection circuits 27,28 to apply motion compensation to the output of the thinning circuit 31 and the interpolation circuit 32. A motion compensation error is reduced by selecting an output of the motion compensation circuits 29,30 and a prediction error is reduced to improve the compression efficiency.



1: picture data, 4: DCT circuit, 5: quantization circuit, 6: variable length coding circuit, 7: coding output, 8: inverse quantization circuit, 9: inverse DCT circuit, 12: motion compensation circuit, 14: frame memory, 15: motion vector detection circuit, 24: comparator circuit

(54) PICTURE INFORMATION PROCESSING UNIT

(11) 6-153186 (A) (43) 31.5.1994 (19) JP


(21) Appl. No. 4-295599 (22) 5.11.1992

(71) SHARP CORP (72) TETSUYA MURAKAMI

(51) Int. Cl.⁵. H04N7/14

PURPOSE: To obtain the picture information processing unit in which 1st and 2nd video image of sizes designated on a same screen are displayed without reduction.

CONSTITUTION: The processing unit is provided with picture memories 10,11 storing 1st and 2nd video signals as digital signals, a controller 13 setting a desired display range of both the video signals through the designation of a display start and end position in horizontal and vertical directions on the same screen of both the video signals and a selector 12 selecting the video signal from both the picture memories 10,11 with a control signal from the controller 13 and also 1st and 2nd cameras with a variable magnification to introduce respectively the 1st and 2nd video signals.



a: 1st video input, b: 2nd video input, c: video output, d: data output

(54) VIDEO TELEPHONE SET

(11) 6-153187 (A) (43) 31.5.1994 (19) JP


(21) Appl. No. 4-295686 (22) 5.11.1992

(71) NIPPON TELEGR & TELEPH CORP <NTT> (72) NAOYA REN(3)

(51) Int. Cl.⁵. H04N7/14

PURPOSE: To provide the video telephone set easily reproducing a picture received before with simple circuit configuration without separately providing of a picture recording device or the like.

CONSTITUTION: A video decoding circuit 7 and an inverse format conversion circuit 8 convert a coded signal inputted from a line side into a digital video signal. A D/A converter circuit 9 converts a digital video signal into an analog video signal. Then a picture storage circuit 1 has a memory capacity able to store the digital video signal outputted by the inverse format conversion circuit 8 and usually the digital video signal outputted by the inverse format conversion circuit 8 is outputted to the D/A converter circuit 9 as it is, and when a storage command is given, the digital video signal is stored in the memory. Furthermore, when a read command is given, the digital video signal stored in the memory is outputted to the D/A converter circuit 9.



1: camera, 3: A/D converter circuit, 4: format conversion circuit, 5: video coding circuit, 6: multiplexer/demultiplexer circuit, 10: monitor, a: voice, data signal or the like, b: line exchange network/private line

BEST AVAILABLE COPY
BEST AVAILABLE COPY

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-153185

(43)公開日 平成6年(1994)5月31日

(51)IntCl.⁵

H 0 4 N 7/137

H 0 3 M 7/30

識別記号

Z

庁内整理番号

8522-5 J

F I

技術表示箇所

審査請求 未請求 請求項の数 4 (全 12 頁)

(21)出願番号

特願平4-297377

(22)出願日

平成4年(1992)11月6日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71)出願人 000221029

東芝エー・ピー・イー株式会社

東京都港区新橋3丁目3番9号

(72)発明者 伊丹 輝夫

東京都港区新橋3丁目3番9号 東芝エー・ピー・イー株式会社内


(74)代理人 弁理士 伊藤 進

(54)【発明の名称】 動き補償装置及びこれを用いた符号化装置

(57)【要約】

【目的】画像が拡大又は縮小された場合でも動き補償誤差を低減させる。

【構成】フレームメモリ11からの前フレームの再生画像データは間引き回路31及び補間回路32に与えて、縮小及び拡大して夫々動き補償回路29、30に与える。これにより、前フレームの再生画像を現フレームの画像に対応した大きさに変換することができる。動きベクトル検出回路27、28は、夫々、間引き回路25及び補間回路26によって夫々縮小又は拡大された前フレームの画像データと現フレームの画像データとから動きベクトルを求める。動き補償回路29、30は動きベクトル検出回路27、28からの動きベクトルを用いて間引き回路31及び補間回路32の出力を動き補償する。画像の拡大又は縮小に応じて、動き補償回路29、30の出力を選択することにより、動き補償誤差を低減することができ、予測誤差を小さくして圧縮効率を向上させることができる。



1

【特許請求の範囲】

【請求項1】 現画像のデータに対して所定期間以前の前画像のデータが与えられ、所定の間引き画素数で間引きを行うか又は所定の補間画素数で補間を行うことにより前記前画像を縮小又は拡大した変換画像のデータを出力する第1の画像変換手段と、

前記現画像及び前記変換画像のデータが与えられ、前記現画像の所定の参照ブロックと相対的な位置関係が同一の前記変換画像のブロックを含む所定の探索ブロック内で、前記参照ブロックとのマッチング結果が最小となるブロック位置を求め、求めたブロックと前記参照ブロックとの位置関係を動きベクトルとして出力する動きベクトル検出手段と、

再生した前記前画像が与えられ、前記第1の画像変換手段と同一の間引き画素数又は補間画素数で間引き又は補間を行って、再生した前画像を縮小又は拡大した変換画像のデータを出力する第2の画像変換手段と、

前記第2の画像変換手段からの変換画像のデータを前記動きベクトルによって動き補償する動き補償手段とを具備したことを特徴とする動き補償装置。

【請求項2】 現画像のデータに対して所定期間以前の前画像のデータが与えられ、所定の間引き画素数で間引きを行うことにより前記前画像を縮小した縮小画像のデータを出力する第1の間引手段と、

前記前画像のデータが与えられ、所定の補間画素数で補間を行うことにより前記前画像を拡大した拡大画像のデータを出力する第1の補間手段と、

前記現画像及び前記前画像のデータが与えられ、前記現画像の所定の参照ブロックと相対的な位置関係が同一の前記前画像のブロックを含む所定の探索ブロック内で、前記参照ブロックとのマッチング結果が最小となるブロック位置を求め、求めたブロックと前記参照ブロックとの位置関係を第1の動きベクトルとして出力する第1の動きベクトル検出手段と、

前記現画像及び前記縮小画像のデータが与えられ、前記現画像の所定の参照ブロックと相対的な位置関係が同一の前記縮小画像のブロックを含む所定の探索ブロック内で、前記参照ブロックとのマッチング結果が最小となるブロック位置を求め、求めたブロックと前記参照ブロックとの位置関係を第2の動きベクトルとして出力する第2の動きベクトル検出手段と、

前記現画像及び前記拡大画像のデータが与えられ、前記現画像の所定の参照ブロックと相対的な位置関係が同一の前記拡大画像のブロックを含む所定の探索ブロック内で、前記参照ブロックとのマッチング結果が最小となるブロック位置を求め、求めたブロックと前記参照ブロックとの位置関係を第3の動きベクトルとして出力する第3の動きベクトル検出手段と、

再生した前記前画像が与えられ、前記第1の間引手段と同一の間引き画素数で間引きを行って、再生した前画像

2

を縮小した縮小画像のデータを出力する第2の間引手段と、

再生した前記前画像が与えられ、前記第1の補間手段と同一の補間画素数で補間を行って、再生した前画像を拡大した拡大画像のデータを出力する第2の補間手段と、再生した前記前画像を前記第1の動きベクトルによって動き補償する第1の動き補償手段と、

前記第2の間引手段からの縮小画像のデータを前記第2の動きベクトルによって動き補償する第2の動き補償手段と、

前記第2の補間手段からの拡大画像のデータを前記第3の動きベクトルによって動き補償する第3の動き補償手段と、

前記前画像から前記現画像への画像の拡大及び縮小に基づいて前記第1乃至第3の動き補償手段の出力を選択的に出力する選択手段とを具備したことを特徴とする動き補償装置。

【請求項3】 前記第1及び第2の間引手段の少なくとも一方は、前記間引き画素数のデータを前記縮小画像のデータと共に出力し、前記第1及び第2の補間手段の少なくとも一方は、前記補間画素数のデータを前記拡大画像のデータと共に出力することを特徴とする請求項2に記載の動き補償装置。

【請求項4】 請求項2又は請求項3に記載の動き補償装置と、

前記現画像と前記選択手段の出力との差分を求める減算手段と、

前記減算手段の出力を符号化する予測符号化手段と、

前記予測符号化手段からの符号化出力を復号して前記減算手段の出力を復元する復号化手段と、

前記復号化手段の出力と前記選択手段の出力とから前記現画像を再生し再生した現画像を所定期間遅延させることにより前記前画像を再生する遅延手段と、

前記減算手段の出力データが最小となるように前記選択手段の選択を制御する比較手段とを具備したことを特徴とする符号化装置。

【発明の詳細な説明】

【0001】 【発明の目的】

【産業上の利用分野】 本発明は、予測誤差を最小にするようにした動き補償装置及びこれを用いた符号化装置に関する。

【0002】

【従来の技術】 近年、画像のデジタル圧縮が検討されている。特に、DCT（離散コサイン変換）を用いた高能率符号化については、各種標準化案が提案されている。DCTは、1フレームを複数のブロック（m画素×n水平走査線）に分割し、このブロック単位で映像信号を周波数成分に変換することにより、空間軸方向の冗長度を削減するものである。ところで、テレビジョン信号の動画用の高能率符号化方式として、CCITT（Comi

3

te Consultatif International Telegraphique et Telephonique) はMPEG (Moving Picture Experts Group) 方式を提案した。この方式においては、1フレーム内でDCTによる圧縮(フレーム内圧縮)を行うだけでなく、フレーム間の相関を利用して時間軸方向の冗長度を削減するフレーム間圧縮も採用する。フレーム間圧縮は、一般の動画が前後のフレームでよく似ているという性質を利用して、前後のフレームの差分を求め差分値を符号化することによって、ビットレートを一層低減させるものである。この場合には、画像の動きを予測してフレーム間差を求めることにより予測誤差を低減する動き補償フレーム間予測符号化が採用される。

【0003】この動き補償フレーム間予測符号化については、例えば、「テレビディジタル符号化技術の動向」(放送技術(1992-5, p.70))等に詳述されている。すなわち、この符号化においては、現フレームの画像データ $D(n)$ と1フレーム前の画像データ $D(n-1)$ との間で動きベクトルを求める。前フレームの符号化データを復号化して得た画像データを動きベクトルによって動き補償して、動き補償した前フレームの画像データ $D'(n-1)$ を得る。この画像データ $D'(n-1)$ と現フレームの画像データ $D(n)$ との間で差分をとり、この差分値(動き予測による誤差成分)を符号化して出力する。

【0004】図7はこのような従来の動き補償装置を組み込んだ符号化装置を示すブロック図である。

【0005】入力端子1には例えば 8×8 画素のブロック単位の画像データを入力する。この画像データはスイッチ3の端子aを介してDCT回路4に与えると共に、減算器2及びスイッチ3の端子bを介してDCT回路4に与える。フレーム内圧縮を行う場合には、後述するように、スイッチ3は端子aを選択しており、画像データはそのままDCT回路4に入力される。DCT回路4は例えば 8×8 画素の2次元DCT処理によって、空間座標成分を周波数成分に変換する。これにより、入力画像が有する空間冗長性によって、エネルギーの殆どは直流成分から周波数低域成分に集中し、相関成分を削減可能となる。すなわち、DCT回路4の出力は量子化回路5に与え、量子化回路5はDCT出力を可変長符号化回路6からの量子化係数で量子化することによって、1ブロックの信号の冗長度を低減する。

【0006】量子化回路5からの量子化データは可変長符号化回路6に与えて、量子化出力の統計的符号量から算出した結果に基づいて、例えばハフマン符号化する。これにより、出現確率が高いデータは短いビットが割り当てられ、出現確率が低いデータは長いビットが割り当てられ、伝送量が一層削減される。可変長符号化回路6の出力を出力端子7に出力する。

【0007】なお、可変長符号化回路6は図示しないバッファメモリを介して符号化出力を出力している。符号

4

化出力のデータ量は、入力画像に依存して大きく変化する。そこで、可変長符号化回路6は、バッファメモリのデータ占有量を監視し、この占有量に基づいた量子化係数を量子化回路5に与えることにより、出力データ量を調整して定レート化を図っている。

【0008】一方、スイッチ3が端子bを選択している場合には、減算器2において、入力端子1からの現フレームの信号と、後述する動き補償された前フレームのデータとを引算して、差分値(予測誤差)をDCT回路4に与える。すなわち、この場合には、フレーム間の画像の冗長性を利用して差分データを符号化するフレーム間圧縮符号化が行われる。フレーム間圧縮において、単に前フレームと現フレームとの差分を求めると、画像に動きがある場合には差分が大きなものとなる。そこで、現フレームの所定位置に対応する前フレームの位置を求めて動きベクトルを検出し、この動きベクトルに応じた画素位置において差分を求めることによって動き補償を行って差分値を小さくするようにしている。

【0009】すなわち、量子化回路5の出力は逆量子化回路8にも与えている。量子化出力は逆量子化回路8において逆量子化し、更に逆DCT回路9において逆DCT処理して、周波数成分を空間座標成分に戻す。この場合には、減算器2の出力が差分情報であるので、逆DCT回路9の出力も差分情報である。逆DCT回路9の出力は加算器10に与える。加算器10の出力は約1フレーム期間信号を遅延させるフレームメモリ11、動き補償回路12及びスイッチ13を介して帰還されており、加算器10は動き補正された前フレームのデータに差分データを加算して現フレームのデータを再生しフレームメモリ11に出力する。フレームメモリ11は入力されたデータを1フレーム期間遅延させて前フレームのデータを動き補償回路12に出力する。

【0010】一方、入力端子1からの現フレームの画像データ $D(n)$ 及びフレームメモリ14によって1フレーム期間遅延させて得た前フレームの画像データ $D(n-1)$ を動きベクトル検出回路15に与える。動き検出回路15は例えばマッチング計算によって動きベクトルを求める。動き補償回路12は、フレームメモリ11から対応するブロックのデータを抽出して動きベクトルに応じて補正を行い、減算器2に出力すると共に、スイッチ13を介して加算器10に出力する。こうして、動き補償された前フレームのデータが動き補償回路12から減算器2に供給されることになり、スイッチ3が端子bを選択時にはフレーム間圧縮モードとなり、スイッチ3が端子aを選択時にはフレーム内圧縮モードとなる。

【0011】図8は図7中の動きベクトル検出回路の動作を説明するための説明図である。図8の動きベクトル検出方法については、例えば、「動き検出専用LSI STI3220の機能とその活用法」(映像情報(1991-6 p.83))等に詳述されている。すなわち、動きベク

5

トル検出においては、まず、現フレームを水平 x 画素 \times 垂直 y 画素のブロックに分割し、現フレームの参照するブロックに対して相対的な位置関係が同一である前フレームのブロックを中心とした水平 u 画素 \times 垂直 v 画素の探索ブロックを設定する。参照ブロックを探索ブロック内で1画素単位に移動させ、各位置毎に参照ブロックの全画素と前フレームの対応する各画素との間でマッチング計算を行ってパターン間の近似を求める。そして、探索ブロック範囲内で最小歪みを与えるブロック位置を算出し、参照ブロックとの位置関係を動きベクトルとして求めるのである。

【0012】例えば、図8(a)に示す半径8画素の円(第 $(n-1)$ フレーム)が次のフレーム(第 n フレーム)において図8(b)に示す位置に水平移動するものとする。なお、図8の破線は動きベクトル算出の単位となるブロックを示し、図8(a)乃至(e)は画面上の同一位置を示すものとする。各ブロックの大きさは16画素 \times 16画素であり、探索ブロックの大きさは31画素 \times 31画素である。

【0013】現フレーム(第 n フレーム)(図8(b))の参照ブロックの画像データ $D(n)$ を図8(c)に示すように、画面上の同一位置の前フレームの探索ブロック範囲内において1画素単位で移動させる。そして、参照ブロックの各ブロック位置において、参照ブロックの各画素とこれらの各画素に対応する位置の前フレームの各画素とのマッチング計算、すなわち、各画素同士の差分の累積値を求める。求めた累積値が最小となるブロックがブロックマッチングがとれているブロック(図8(d))であり、このブロックの位置と参照ブロックの位置との位置関係を示すベクトルを、図8(d)に示すように、第 n フレームから第 $(n-1)$ フレームに対するベクトルとして求める。第 $(n-1)$ フレームから第 n フレームに対する動きベクトルは、このベクトルの向きと逆の向きのベクトルであり、図8(e)に示すベクトルを動きベクトルとして求める。つまり、図8の例では、図8(b)の参照ブロックを水平右方向に-8画素、垂直方向に0画素ずらした位置においてブロックマッチングがとれており、この動きの逆方向の動きベクトル (x, y) は $(+8, 0)$ となる。

【0014】このように、従来の動き補償装置においては、動きベクトル検出回路によって動きベクトルを検出し、動き補償回路によって検出した動きベクトルを用いて前フレームのデータを動き補償して予測誤差を求めており、予測誤差の符号量を低減させることができる。例えば、図8の例のように、動きベクトル検出回路が画像の正確な動きを示す動きベクトルを求めることができた場合には、減算器2の出力、すなわち、予測誤差は0となり、このフレームについては伝送符号量を0にすることができる。しかしながら、図8の例は画像の動きが画面上の水平及び垂直方向である場合について動きベクト

6

ルを求めたものであるが、画面上の前後の移動、即ち画像の拡大縮小について動きベクトルを求めると誤差が大きくなってしまふ。そうすると、動き補償誤差も大きくなって予測誤差も大きくなるという問題があった。

【0015】図9及び図10はこの問題点を説明するための説明図である。

【0016】いま、図9(a)に示す第 $(n-1)$ フレームの小さい円が前後左右に移動して、図9(b)に示す次の第 n フレームにおいて拡大されて大きな円になるものとする。この場合において、マッチング計算を行うと、参照ブロックの円と前フレームの円とが重なるいずれのブロック位置においてもブロックマッチングがとれる。例えば、最小ベクトルを動きベクトルとして出力する場合には、図9(c)の矢印で示す動きベクトルが得られる。この動きベクトルを用いて前フレームのデータを動き補償すると、図9(c)の黒部分については予測誤差は小さいが、斜線部については大きな予測誤差となる。すなわち、DCT回路4に入力される符号量が増大して圧縮率が低下してしまう。

【0017】また、図10(a)に示す第 $(n-1)$ フレームの大きい円が前後左右に移動して、図10(b)に示す次の第 n フレームにおいて縮小されて小さな円になるものとする。この場合において、マッチング計算を行うことにより、図10(c)の矢印で示す動きベクトルが得られるものとする。この動きベクトルを用いて前フレームのデータを動き補償すると、図10(c)の黒部分については予測誤差は小さいが、斜線部については予測誤差は大きくなってしまふ。

【0018】

【発明が解決しようとする課題】このように、上述した従来の動き補償装置及びこれを用いた符号化装置においては、画像が前後に動いて拡大又は縮小された場合には、動き補償誤差が大きく予測誤差が大きくなって、画像データの圧縮率が低下してしまうという問題点があった。

【0019】本発明は、画像が拡大縮小した場合でも予測誤差が大きくなることを抑制して圧縮率を向上させることができる動き補償装置及びこれを用いた符号化装置を提供することを目的とする。

【0020】【発明の構成】

【課題を解決するための手段】本発明に係る動き補償装置は、現画像のデータに対して所定期間以前の前画像のデータが与えられ、所定の間引き画素数で間引きを行うか又は所定の補間画素数で補間を行うことにより前記前画像を縮小又は拡大した変換画像のデータを出力する第1の画像変換手段と、前記現画像及び前記変換画像のデータが与えられ、前記現画像の所定の参照ブロックと相対的な位置関係が同一の前記変換画像のブロックを含む所定の探索ブロック内で、前記参照ブロックとのマッチング結果が最小となるブロック位置を求め、求めたプロ

7

ックと前記参照ブロックとの位置関係を動きベクトルとして出力する動きベクトル検出手段と、再生した前記前画像が与えられ、前記第1の画像変換手段と同一の間引き画素数又は補間画素数で間引き又は補間を行って、再生した前画像を縮小又は拡大した変換画像のデータを出力する第2の画像変換手段と、前記第2の画像変換手段からの変換画像のデータを前記動きベクトルによって動き補償する動き補償手段とを具備したものであり、本発明に係る符号化装置は、請求項2又は請求項3に記載の動き補償装置と、前記現画像と前記選択手段の出力との差分を求める減算手段と、前記減算手段の出力を符号化する予測符号化手段と、前記予測符号化手段からの符号化出力を復号して前記減算手段の出力を復元する復号化手段と、前記復号化手段の出力と前記選択手段の出力とから前記現画像を再生し再生した現画像を所定期間遅延させることにより前記前画像を再生する遅延手段と、前記減算手段の出力データが最小となるように前記選択手段の選択を制御する比較手段とを具備したものである。

【0021】

【作用】本発明において、第2の画像変換手段によって、再生した前画像を縮小又は拡大して現画像に対応する大きさに変換する。一方、第1の画像変換手段は前画像を第2の画像変換手段と同一の縮小率又は拡大率で縮小又は拡大し、動きベクトル検出手段は第1の画像変換手段からの変換画像と現画像との間で動きベクトルを求める。動き補償手段は動きベクトル検出手段が求めた動きベクトルを用いて第2の画像変換手段の出力を動き補償する。第2の画像変換手段が画像の拡大又は縮小に基づいた拡大又は縮小を行うことにより、動き補償誤差は小さくなる。また、第2の画像変換手段の出力と入力現画像との差分を予測符号化する。これにより、圧縮率が向上する。

【0022】

【実施例】以下、図面を参照して本発明の実施例について説明する。図1は本発明の一実施例に係る動き補償装置を組込んだ符号化装置を示すブロック図である。図1において図7と同一の構成要素には同一符号を付してある。

【0023】入力端子1にはブロック単位の画像データを入力する。この画像データはスイッチ3の端子a、フレームメモリ14、動きベクトル検出回路15、27、28及び減算器2、21、22に供給する。減算器2、21、22には夫々後述する動き補償回路12、29、30から動き補償された前フレームのデータも与えられ、2入力の差分を予測誤差として比較回路24に出力すると共に、スイッチ23の端子a、b、cに夫々出力するようになっている。比較回路24は入力された予測誤差の符号量を比較して最も小さい符号量の予測誤差を選択するための切換え信号をスイッチ23に出力する。スイッチ23は切換え信号に基づいて制御され、減算器2、21、22のいずれか1つの出力を選

8

択してスイッチ3の端子bに与える。スイッチ3はフレーム内圧縮モード時には端子aを選択し、フレーム間圧縮モード時には端子bを選択して、入力画像データ又は前フレームとの予測誤差をDCT回路4に与えるようになっている。

【0024】DCT回路4はスイッチ3からのデータを 8×8 の2次元DCT処理して量子化回路5に出力する。量子化回路5は、可変長符号化回路6によって量子化係数が制御され、DCT回路4出力を量子化係数を用いて量子化してビットレートを低減し可変長符号化回路6に出力する。可変長符号化回路6は、入力されたデータを可変長符号に変換してビットレートを更に低減させて出力端子7に出力するようになっている。

【0025】量子化回路5の出力は逆量子化回路8にも与える。逆量子化回路8は量子化出力を逆量子化して逆DCT回路9に出力する。逆DCT回路9は逆量子化回路8の出力を逆DCT処理してDCT処理以前の元のデータに戻して加算器10に出力する。加算器10は後述するスイッチ33を介して動き補償された前フレームのデータが入力されており、現フレームの差分データと前フレームのデータとを加算することにより、減算器2、21、22による差分処理以前の元のデータに戻してフレームメモリ11に出力する。本実施例においては、フレームメモリ11は入力されたデータを1フレーム期間遅延させて動き補償回路12に与えると共に、間引き回路31及び補間回路32にも与えるようになっている。

【0026】図2は図1中の間引き回路を説明するための説明図である。図2(a)は入力される画像を示し、図2(b)は間引画素を示し、図2(c)は間引画像を示している。

【0027】間引き回路31は水平及び垂直方向に画素を間引くことにより、画像を縮小して動き補償回路29に与える。例えば、間引き回路31に、図2(a)に示す円の画像を示す画像データが入力されるものとする。間引き回路31は例えば図2(b)の白部分で示す1画素おきに画素データを間引いて出力する。そうすると、間引き回路31からの画像データによって構成される画像は図2(c)に示すように、図2(a)の元の画像を水平及び垂直方向に $1/2$ に縮小した縮小画像となる。間引き画素数を変化させることにより、所望の縮小率を得ることができる。

【0028】すなわち、現フレームの画像が前フレームの画像を縮小したものである場合には、間引き回路31によって、復元された前フレーム画像を現フレームに対応した大きさに縮小することができる。

【0029】また、図3は図1中の補間回路を説明するための説明図である。図3(a)は入力される画像を示し、図3(b)は補間画素を示し、図3(c)は補間画像を示している。

【0030】補間回路32は水平及び垂直方向に画素を補

50

9

間することにより、画像を拡大して動き補償回路30に出力する。例えば、補間回路32には図3(a)に示す画像が入力されるものとする。補間回路32は隣接する2つの画素の平均値を求めて補間画素とし、図3(b)に示すように、水平及び垂直方向の1画素毎に補間画素を挿入する。これにより、補間回路32からは、図3(c)に示すように、図3(a)の元の画像を水平及び垂直方向に2倍に拡大した拡大画像が得られる。補間画素数を変化させることにより、所望の拡大率を得ることができる。

【0031】すなわち、現フレームの画像が前フレームの画像を拡大したものである場合には、補間回路32によって、復元された前フレーム画像を現フレームに対応した大きさに拡大することができる。

【0032】動き補償回路29, 30は夫々間引き回路31及び補間回路32によって縮小又は拡大された画像の動きを補償するようになっている。この場合には、縮小又は拡大画像の動きベクトルを求める必要がある。そこで、フレームメモリ14は入力映像信号を1フレーム期間遅延させて動きベクトル検出回路15に出力すると共に、間引き回路25及び補間回路26にも出力する。間引き回路25は間引き回路31と同様の構成であり、間引き回路31と同一の間引き率で画素を間引いて前フレームの縮小画像を動きベクトル検出回路27に出力する。動きベクトル検出回路27は間引き回路25からの縮小された前フレームの画像データと現フレームの画像データとのマッチング計算によって動きベクトルを求めて、縮小率を示すデータと共に動き補償回路29に出力する。

【0033】また、補間回路26は補間回路32と同様の構成であり、補間回路32と同一の補間を行って、前フレームの拡大画像を動きベクトル検出回路28に出力する。動きベクトル検出回路28は補間回路26からの拡大された前フレームの画像データと現フレームの画像データとのマッチング計算によって動きベクトルを求めて、拡大率を示すデータと共に動き補償回路30に出力する。なお、動きベクトル検出回路15は現フレームの画像と前フレーム画像とのマッチング計算によって動きベクトルを求めて動き補償回路12に出力するようになっている。

【0034】動き補償回路12はフレームメモリ11からの前フレームのデータを動きベクトル検出回路15からの動きベクトルによって動き補償して減算器2に出力すると共に、スイッチ34及びスイッチ33の端子aを介して加算器10に帰還させる。動き補償回路29は間引き回路31からの縮小された前フレームのデータを動きベクトル検出回路27からの動きベクトルによって動き補償して減算器21に出力すると共に、スイッチ35及びスイッチ33の端子bを介して加算器10に帰還させる。また、動き補償回路30は補間回路32からの拡大された前フレームのデータを動きベクトル検出回路28からの動きベクトルによって動き補償して減算器22に出力すると共に、スイッチ36及びスイッチ33の端子cを介して加算器10に帰還させるように

10

なっている。スイッチ33は比較回路24によって制御されてスイッチ23と連動して動作し、スイッチ23が端子a乃至cを選択すると、スイッチ33も端子a乃至cを夫々選択するようになっている。

【0035】次に、このように構成された実施例の動作について図4及び図5の説明図を参照して説明する。図4(a)は前フレームの画像を示し、図4(b)は現フレームの画像を示し、図4(c)乃至(e)は夫々フレームメモリ14の出力画像、間引き回路25の出力画像、補間回路26の出力画像を示している。また、図5(a1)乃至(c1)は破線によって現フレームの画像を出力し、実線によって夫々フレームメモリ11の出力画像、間引き回路25の出力画像及び補間回路26の出力画像を示し、矢印によって動きベクトルを示している。また、図5(a2)乃至(c2)は夫々動き補償回路12, 29, 30の出力画像を示し、図5(a3)乃至(c3)は夫々減算器2, 21, 22からの予測誤差を示している。

【0036】フレーム内圧縮時の処理は従来と同様である。すなわち、この場合には、スイッチ3は端子aを選択し、入力端子1からの画像データはDCT回路4にそのまま与える。DCT回路4は画像データをDCT処理し、量子化回路5は変換係数を量子化してビットレートを抑減する。量子化出力は可変長符号化回路6に与えて、可変長符号化した後出力端子7に出力する。

【0037】一方、フレーム間圧縮処理時には、スイッチ3は端子bを選択して、予測誤差をDCT回路4に与える。本実施例においては、再生した前フレームのデータをそのまま用いるか又は拡大若しくは縮小して用いることにより、予測誤差の符号量を低減するようにしている。すなわち、量子化回路5の出力は逆量子化回路8において逆量子化し、逆量子化出力を逆DCT回路9において逆DCT処理して差分情報を復元する。加算器10は復元した差分情報と後述するスイッチ33からの動き補償された前フレームのデータとから現フレームのデータを再現してフレームメモリ11に与える。フレームメモリ11からは前フレームのデータが再生される。

【0038】いま、前フレームの画像が図4(a)に示す黒丸であり、この画像が後ろ及び右方向に移動して縮小され、現フレームにおいて図4(b)に示す黒丸画像となるものとする。なお、図4(a)乃至(e)の実線枠は画面上の同一領域を示すものとする。図4(b)の現フレームの画像データは動きベクトル検出回路15, 27, 28に与える。また、フレームメモリ14は入力された画像データを1フレーム期間遅延させて、図4(c)に示す前フレームの画像データを動きベクトル検出回路15、間引き回路25及び補間回路26に与える。間引き回路25は画素を間引いて入力画像を所定の縮小率で縮小させて、図4(d)に示す縮小画像を動きベクトル検出回路27に与える。なお、説明の簡略化のために、前フレーム画像と現フレーム画像との縮小率と間引き回路25による

1 1

縮小率とが同一であるものとする。また、補間回路26は画素を補間することにより入力画像を所定の拡大率で拡大させて、図4(e)に示す拡大画像を動きベクトル検出回路28に出力する。

【0039】動きベクトル検出回路15は現フレームの画像と前フレームの画像とから動きベクトルを求める。この場合には、図5(a1)に示すように、現フレームの画像は前フレームの画像の一部となっているので、動き検出回路15は動いていないものと判断して、動きベクトルとして0を、縮小又は拡大が行われていないことを示すデータと共に動き補償回路12に出力する。動きベクトル検出回路27は、図4の(b), (d)に示す画像同士の動きを求める。すなわち、動きベクトル検出回路27は、図4(b)の破線の領域を参照ブロックとし、図4(d)の実線にて示す探索範囲内でブロックマッチング計算を行う。こうして、動きベクトル検出回路27は図5(b1)の矢印で示す動きベクトル求めて縮小率を示すデータと共に動き補償回路29に出力する。また、動きベクトル検出回路28は、図4(b), (e)に示す画像同士の動きベクトルを求める。この場合には、動きベクトル検出回路28は、図4(b)の破線の領域を参照ブロックとし、図4(e)の実線にて示す探索範囲内でブロックマッチング計算を行う。こうして、動きベクトル検出回路28は図5(c1)の矢印で示す動きベクトル求めて拡大率を示すデータと共に動き補償回路30に出力する。

【0040】フレームメモリ11からは図4(c)に示す前フレームの再生画像が得られる。この再生画像を動き補償回路12に与えて動き補償する。動き補償回路12には動きベクトル検出回路15から0ベクトルが与えられており、動き補償回路12は図5(a2)に示すように、再生画像をそのまま減算器2に出力する。減算器2は現フレームの入力画像と動き補償回路12からの前フレームの画像との差分(図5(a3)の黒部分)を予測誤差としてスイッチ23の端子aに出力する。

【0041】フレームメモリ11からの再生画像は間引き回路31にも与えられ、間引き回路31は図4(d)に示す縮小画像を作成して動き補償回路29に出力する。動き補償回路29は、図5(b1)に示す動きベクトルも与えられており、縮小画像を動きベクトルを用いて動き補償して、図5(b2)に示す画像を得る。動き補償回路29によって動き補償された前フレームの縮小画像は減算器21に与えられ、減算器21は、現フレームの入力画像と動き補償回路29の出力画像との差分を予測誤差としてスイッチ23の端子bに出力する。この場合には、図5(b3)に示すように、予測誤差は0である。

【0042】また、フレームメモリ11からの再生画像は補間回路32にも与え、補間回路32は図4(e)に示す拡大画像を再生して動き補償回路30に出力する。動き補償回路30には図5(c1)に示す動きベクトルも与えられており、動き補償回路30は動きベクトルを用いて拡大画

1 2

像を動き補正して、図5(c2)に示す画像を減算器22に出力する。減算器22は入力画像と動き補償された拡大画像との差分(図5(c3))を予測誤差としてスイッチ23の端子cに出力する。

【0043】減算器2, 21, 22からの予測誤差は比較回路24にも与える。比較回路24は3つの予測誤差同士を比較して、最小データを選択するための切換え信号をスイッチ23, 33に出力する。この場合には、減算器21の出力が最小データ(0)であり、比較回路24はスイッチ23, 33に端子bを選択させる。これにより、予測誤差として0がスイッチ3を介してDCT回路4に入力される。また、動き補償回路29からの動き補償された前フレームの縮小画像は加算器30にも与え、加算器30は逆DCT回路9の出力との加算によって現フレームを再生する。以後、同様の動作が繰返されて、フレーム間圧縮処理が行われる。なお、前フレームの画像が拡大されて現フレームの画像となった場合には、減算器22の出力が選択され、この場合にも最小の予測誤差がDCT回路4に与えられる。

【0044】このように、本実施例においては、前フレームのデータをそのまま用いるか又は前フレームのデータを間引き回路31, 25若しくは補間回路32, 26によって縮小若しくは拡大して用いることにより、画像が前後に移動した場合の動き補償誤差を低減して、予測誤差を小さな値にしている。これにより、圧縮率が著しく向上する。なお、本実施例においては、間引き回路31, 25による縮小率を $1/2$ とし補間回路32, 26による拡大率を2としたが、これに限定されるものではない。また、間引き回路及び補間回路の数を増加させて、複数の圧縮率又は拡大率で画像を縮小又は拡大して動き補償を行うことにより、動き補償精度を向上させることができる。

【0045】図6は本発明の他の実施例を示すブロック図である。図6において図1と同一の構成要素には同一符号を付して説明を省略する。本実施例はビデオカメラからの画像信号を符号化する符号化装置に適用したものである。

【0046】本実施例は間引き回路31, 25及び補間回路32, 26に夫々代えて間引き回路41, 42及び補間回路43, 44を用いると共に、拡大率算出回路45によって間引き回路41, 42及び補間回路43, 44の縮小率及び拡大率を制御する点が図1の実施例と異なる。拡大率算出回路45には端子46を介してズーム信号を与える。ズーム信号は例えばビデオカメラのズームレンズ駆動回路(図示せず)から供給するものであり、ズーム操作に基づく画像の拡大率又は縮小率を示している。すなわち、ズーム信号はズーム駆動回路が動作中であるか否かを示すと共に、ズームレンズ(図示せず)を拡大方向に駆動するか縮小方向に駆動するかを示す信号である。例えば、ズームレンズを拡大方向に駆動する場合には、(+)を示すデータ“10”が端子46に入力され、縮小方向に駆動する場合

13

には、(一)を示すデータ“11”が端子46に入力される。また、ズーム駆動回路が動作していない場合には、ズーム信号は“00”又は“01”となる。拡大率算出回路45はズーム信号に基づいて、単位時間当たりの拡大率(縮小率)を求め、間引き回路41、42の間引き画素数又は補間回路43、44の補間画素数を決定するようになっている。

【0047】このように構成された実施例においては、拡大率算出回路45は、ズーム信号に基づいて、間引き回路41、42の縮小率又は補間回路43、44の拡大率を決定する。例えば、ズーム操作によって、1フレーム間に画像を3倍に拡大すると、端子46にはデータ“10”のズーム信号が入力される。拡大率算出回路45は入力されたズーム信号から1フレーム間の補間画素数を決定する。すなわち、拡大率算出回路45は、間引き回路41、42に間引き画素数0を設定し、補間回路43、44に補間画素数2を設定する。これにより、補間回路43、44は入力画像を3倍に拡大して出力する。つまり、現フレームの画像が前後に移動していない場合には、現フレームの画像の大きさと補間回路43からの画像の大きさが一致するので、動き補償回路30によって動き補償された前フレームの拡大画像は現フレームの画像と一致し、予測誤差は0となる。

【0048】このように、本実施例においては、ズーム操作によって画像が拡大又は縮小された場合には、ズーム信号によって画像を拡大又は縮小して動き補償を行っ

14

ており、予測誤差を最小にして圧縮率を向上させることができる。

【0049】

【発明の効果】以上説明したように本発明によれば、画像が拡大縮小した場合でも予測誤差を低減して圧縮率を向上させることができるという効果を有する。

【図面の簡単な説明】

【図1】本発明に係る動き補償装置が組込まれた符号化装置の一実施例を示すブロック図。

【図2】図1中の間引き回路を説明するための説明図。

【図3】図1中の補間回路を説明するための説明図。

【図4】実施例の動作を説明するための説明図。

【図5】実施例の動作を説明するための説明図。

【図6】本発明の他の実施例を示すブロック図。

【図7】従来の符号化装置を示すブロック図。

【図8】図7中の動きベクトル検出回路の動作を説明するための説明図。


【図9】従来例の問題点を説明するための説明図である。

【図10】従来例の問題点を説明するための説明図である。


【符号の説明】

12, 29, 30…動き補償回路、15, 27, 28…動きベクトル検出回路、24…比較回路、25, 31…間引き回路、26, 32…補間回路


【図2】




【図10】




【図1】




【図3】



【図4】




【図5】




The diagram illustrates a video signal processing system, likely for motion compensation in video compression. The system consists of the following main components and signal flow:

- Input and Initial Processing:** An input signal enters from the left, passing through a series of subtractors (2, 21, 22) and being fed into a **比較回路** (Comparison Circuit, 24). The signal also passes through a switch (3) and a **DCT回路** (DCT Circuit, 4).
- Quantization and Coding:** The output of the DCT circuit goes to a **量子化回路** (Quantization Circuit, 5), which then feeds into a **可変長符号化回路** (Variable Length Coding Circuit, 6). The output of this stage is labeled 7.
- Decoding and Reconstruction:** The signal from the coding stage is processed by an **逆量子化回路** (Inverse Quantization Circuit, 8) and then a **逆DCT回路** (Inverse DCT Circuit, 9). The output of the inverse DCT circuit is added to a reference signal at a summing junction (10) to produce the reconstructed signal (11).
- Motion Compensation and Interpolation:** The reconstructed signal (11) is stored in **フレームメモリ** (Frame Memory, 11). This memory feeds into several motion compensation and interpolation blocks:
 - 動き補償回路** (Motion Compensation Circuit, 12)
 - 動き補償回路** (Motion Compensation Circuit, 29)
 - 動き補償回路** (Motion Compensation Circuit, 30)
 - 間引き回路** (Interpolation Circuit, 41)
 - 補間回路** (Interpolation Circuit, 43)
- Frame Memory and Search:** Another **フレームメモリ** (Frame Memory, 14) is used for searching. It feeds into three **動きベクトル検出回路** (Motion Vector Detection Circuits, 15, 27, 28) and an **間引き回路** (Interpolation Circuit, 42). These circuits are interconnected with the motion compensation and interpolation blocks.
- Rate Control:** A **拡大率算出回路** (Expansion Rate Calculation Circuit, 45) receives a **ズーム信号** (Zoom Signal, 46) and provides feedback to the motion compensation and interpolation stages.
- Switching and Selection:** Various switches (3, 23, 33, 34, 35, 36) are used to select between different processing paths and feedback signals.

【図7】



【図8】



【図9】

